“杂质源”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果932202个，建议您升级VIP下载更多相关专利

[发明专利]在硅片上制备选择性掺杂结构的制备方法及太阳能电池片-CN201910604535.2有效
发明人：吴兰峰;蒋秀林;张俊兵 -专利权人：晶澳（扬州）太阳能科技有限公司
申请日： 2019-07-05 - 公布日： 2021-10-22 - 主分类号： H01L21/225 文献下载
摘要：本发明涉及在硅片上制备选择性掺杂结构的制备方法及太阳能电池片，选择性掺杂结构包括轻掺杂区和重掺杂区，制备方法包括以下步骤：在硅片的受光侧或背光侧由内至外依次设置第一杂质源层、阻挡层和第二杂质源层，第二杂质源层中的杂质源与第一杂质源层中的杂质源相对于硅片的掺杂属性相同，且第二杂质源层中的杂质源的浓度更高；通过高温推进方式使得第一杂质源层中的杂质源掺杂进硅片中并在硅片表面形成面状的轻掺杂区；通过激光推进方式在指定区域内使得第一杂质源层和第二杂质源层中的杂质源向硅片内推进
硅片制备选择性掺杂结构方法太阳能电池

[发明专利]一种低压扩散匹配激光SE的扩散工艺-CN202110302723.7有效
发明人：邹臻峰;李明;赵增超;任鹏;石书清;柳一峰;黄心沿 -专利权人：湖南红太阳光电科技有限公司
申请日： 2021-03-22 - 公布日： 2023-06-30 - 主分类号： H01L31/18 文献下载
摘要：本发明公开了一种低压扩散匹配激光SE的扩散工艺，包括以下步骤：低浓度氧化；高浓度杂质源扩散氧化沉积，使硅片表面杂质源总量大于PN结深所需的杂质源总量；高浓度杂质源升温扩散氧化沉积，使硅片表面杂质源总量大于PN结深所需的杂质源总量；升温推进；升温氧化，对杂质源进行快速增强氧化，直至硅片表面杂质源总量与PN结深所需的杂质源总量相同。
一种低压扩散匹配激光 se 工艺

[发明专利]一种Al‑Ga复合扩散掺杂方法-CN201210554051.X有效
发明人：杨宁;张桥;周霖;楚奇 -专利权人：湖北台基半导体股份有限公司
申请日： 2012-12-19 - 公布日： 2017-11-21 - 主分类号： H01L21/22 文献下载
摘要：它主要是解决现有Al‑Ga杂质同步扩散时互相干扰、影响均匀性的问题。它的主要特征是⑴在第一源盒中装入铝杂质源，在第二源盒中装入镓杂质源，再装入源盒、档片、硅片、陪片，最后将封管放入真空扩散炉中；⑵将真空扩散炉抽真空，再升温至铝杂质源预沉积扩散温度范围进行铝杂质源预沉积恒温扩散；⑶再将真空扩散炉升温至镓杂质源扩散温度范围进行镓杂质源、预沉积铝杂质再分布双杂质恒温扩散；⑷最后降温出炉。本发明具有可显著改善P型扩散掺杂的均匀性、重复性、降低成本、提高工效的特点，用于电力半导体功率器件制造中铝镓杂质复合扩散掺杂工艺。
一种 al ga 复合扩散掺杂方法

[发明专利]双掺杂源极/漏极区域及其形成方法-CN202010894439.9在审
发明人：林育樟;张添舜;聂俊峰;张惠政;杨育佳 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-08-31 - 公布日： 2021-08-17 - 主分类号： H01L21/8238 文献下载
摘要：本公开涉及双掺杂源极/漏极区域及其形成方法。一种方法包括：在半导体鳍中形成源极/漏极区域；在形成所述源极/漏极区域之后，将第一杂质注入所述源极/漏极区域；以及在注入所述第一杂质之后，将第二杂质注入所述源极/漏极区域。所述第一杂质具有比所述第二杂质更低的生成焓。所述方法还包括：在注入所述第二杂质之后，对所述源极/漏极区域进行退火。
掺杂区域及其形成方法

[发明专利]半导体器件-CN200610076090.8无效
发明人：伊藤贵之 -专利权人：株式会社东芝
申请日： 2004-06-16 - 公布日： 2006-11-01 - 主分类号： H01L27/092 文献下载
摘要：以栅电极为掩模，形成注入源漏杂质的源漏杂质区域。进行不让源漏杂质扩散，恢复源漏杂质区域晶体性的热处理。在元件隔离区域、硅衬底和栅电极上形成层间绝缘膜。介以层间绝缘膜对硅衬底照射层间绝缘膜不吸收而由硅衬底吸收的光加热硅衬底，不让源漏杂质扩散，但激活源漏杂质。
半导体器件

[发明专利]铝杂质源转移扩散方法-CN200810000171.9有效
发明人：刘国友;王大江;舒丽辉;黄建伟;邹冰艳 -专利权人：株洲南车时代电气股份有限公司
申请日： 2008-01-02 - 公布日： 2008-10-01 - 主分类号： C30B31/06 文献下载
摘要：本发明公开了一种铝杂质源转移扩散方法。该方法提供真空扩散炉和一个带有塞子的半封闭扩散管，先以高纯铝源对硅陪片和扩散管内壁进行饱和扩散掺杂，然后以饱和扩散掺杂后的硅陪片和扩散管内壁对试验芯片进行t₁时间的扩散掺杂，测量试验芯片的薄层电阻
杂质转移扩散方法

[发明专利]半导体器件和半导体器件的制造方法-CN200410048162.9无效
发明人：伊藤贵之 -专利权人：株式会社东芝
申请日： 2004-06-16 - 公布日： 2005-02-02 - 主分类号： H01L21/8234 文献下载
摘要：以栅电极为掩模，形成注入源漏杂质的源漏杂质区域。进行不让源漏杂质扩散，恢复源漏杂质区域晶体性的热处理。在元件隔离区域、硅衬底和栅电极上形成层间绝缘膜。介以层间绝缘膜对硅衬底照射层间绝缘膜不吸收而由硅衬底吸收的光加热硅衬底，不让源漏杂质扩散，但激活源漏杂质。
半导体器件制造方法

[发明专利]半导体集成电路装置-CN200710109695.7有效
发明人：原田博文;长谷川尚;吉野英生 -专利权人：精工电子有限公司
申请日： 2007-06-27 - 公布日： 2008-01-02 - 主分类号： H01L27/088 文献下载
摘要：提供了一种半导体集成电路装置，其包括：具有由低杂质浓度区和高杂质浓度区形成的源/漏区的低压MOS晶体管；以及类似地具有由低杂质浓度区和高杂质浓度区形成的源/漏区的高压MOS晶体管，其中，低压NMOS晶体管的源/漏高杂质浓度区利用砷掺杂，而高压NMOS晶体管的源/漏高杂质浓度区利用磷掺杂。
半导体集成电路装置

[发明专利]静态随机存取单元及其制造方法-CN97113410.3无效
发明人：金载甲 -专利权人：现代电子产业株式会社
申请日： 1997-03-28 - 公布日： 2003-02-12 - 主分类号： H01L27/11 文献下载
摘要：根据本发明的一种包括分别具有LDD结构的源/漏极区的下拉元件、存取元件和上拉元件的SRAM单元，其中存取元件的源/漏极区包括N+源/漏极区、形成于N+源/漏极区下部的N-源/漏极区、P-杂质区，N-源/漏极区与P-杂质区部分重叠。所述存取元件的所述P-杂质区与所述N-源/漏极区相重叠的区域的N型杂质浓度低于所述N-源/漏极区的杂质浓度。
静态随机存取单元及其制造方法

[发明专利]一种垂直环栅隧穿晶体管及其制备方法-CN201410392305.1在审
发明人：孙雷;徐浩;张一博;韩静文;王漪;张盛东 -专利权人：北京大学
申请日： 2014-08-11 - 公布日： 2014-11-19 - 主分类号： H01L29/78 文献下载
摘要：一种结合垂直沟道、异类杂质分凝和肖特基势垒源/漏结构的环栅场效应晶体管，包括一个垂直方向的环状半导体沟道，一个环状栅电极，一个环状栅介质层，一个源区，一个杂质分凝区，一个漏区，一个杂质分凝区，一个半导体衬底；其中，源区位于垂直沟道的底部，与衬底相接，杂质分凝区介于源区与垂直沟道之间；漏区位于垂直沟道的顶部，杂质分凝区介于漏区与垂直沟道之间；栅介质层和栅电极呈环状围绕住垂直沟道；源区和漏区分别与沟道形成肖特基接触；所述杂质分凝区和杂质分凝区的杂质选自异类材质，即：杂质分凝区的杂质选自于p型材料时，杂质分凝区的杂质选自于n型材料；杂质分凝区的杂质选自于n型材料时，杂质分凝区的杂质选自于p型材料。
一种垂直环栅隧穿晶体管及其制备方法

[发明专利]半导体器件及其制造方法-CN02124493.6有效
发明人：牧田直树;仲泽美佐子;大沼英人;松尾拓哉 -专利权人：株式会社半导体能源研究所;夏普公司
申请日： 2002-06-28 - 公布日： 2003-02-05 - 主分类号： H01L29/786 文献下载
摘要：解决了有关源/漏吸杂方法中的n沟道TFT的现有技术中的问题。在n沟道TFT中，其源/漏区仅仅含有n型杂质。因此，比之其源/漏区含有n型杂质和浓度更高的p型杂质的p沟道TFT，n沟道晶体管沟道区中的吸杂效率更低。因此，借助于在其源/漏区末端处提供含有n型杂质和p型杂质二者且p型杂质的浓度设置为高于n型杂质的浓度的高效吸杂区，能够解决n沟道TFT中吸杂效率差的问题。
半导体器件及其制造方法

[发明专利]一种杂质分凝肖特基源漏器件及其制备方法-CN201410392233.0有效
发明人：孙雷;徐浩;张一博;韩静文;王漪;张盛东 -专利权人：北京大学
申请日： 2014-08-11 - 公布日： 2017-05-03 - 主分类号： H01L29/812 文献下载
摘要：杂质分凝肖特基源漏器件，包括一个垂直方向的环状半导体沟道，一个环状栅电极，一个环状栅介质层，一个源区，一个杂质分凝区，一个漏区，一个杂质分凝区，一个半导体衬底；源区位于垂直沟道的底部，与衬底相接；杂质分凝区介于源区与垂直沟道之间；漏区位于垂直沟道的顶部；杂质分凝区介于漏区与垂直沟道之间；栅介质层和栅电极呈环状围绕住垂直沟道；源区和漏区分别与沟道形成相同势垒高度的肖特基接触；源端和漏端杂质分凝区为同种杂质高掺杂区域。该结构利用肖特基势垒源漏结构降低了热预算、减小了漏电流、简化了工艺要求，利用杂质分凝减薄了势垒、增大了驱动电流，并利用垂直沟道、环形栅结构突破了集成加工光刻极限限制，提高了集成度。
一种杂质分凝肖特基源漏器件及其制备方法

[发明专利]一种降低GaAs材料杂质浓度的方法和GaAs材料的生长工艺-CN201610879771.1有效
发明人：蒋涛;沈昌乐;王雪敏;吴卫东;湛治强;王新明;彭丽萍;黎维华;邓青华;阎大伟;赵妍;樊龙;肖婷婷;张颖娟;孙亮 -专利权人：中国工程物理研究院激光聚变研究中心
申请日： 2016-10-09 - 公布日： 2019-02-01 - 主分类号： C30B25/16 文献下载
摘要：一种降低GaAs材料杂质浓度的方法和GaAs材料的生长工艺，涉及激光器材料领域。降低GaAs材料杂质浓度的方法，其通过对As源进行除气处理降低As源中的杂质含量，除气处理包括以下步骤：在第一温度下进行第一除气步骤，第一温度为100‑200℃；在第二温度下进行至少一次第二除气步骤，第二温度比此方法能够降低As源的杂质浓度，从而降低采用该As源制得的GaAs材料的杂质浓度。GaAs材料的生长工艺，其以Ga源和通过上述方法处理得到的As源为原料，采用固源分子束外延法进行生长。此工艺采用上述得到的低杂质浓度的As源，有利于生长出质量好的GaAs的晶体，从而提高激光器的质量。
一种降低 gaas 材料杂质浓度方法生长工艺

[发明专利]半导体器件-CN202211083664.X在审
发明人：朴星一;朴宰贤;金孝真;金孝珍;河大元 -专利权人：三星电子株式会社
申请日： 2022-09-06 - 公布日： 2023-03-10 - 主分类号： H01L27/088 文献下载
摘要：一种半导体器件，包括第一器件和第二器件，第一器件包括第一有源区、以及在其上的第一结构至第三结构，第二器件包括第二有源区、与第二有源区相交的栅结构、以及源/漏区，该源/漏区包括在第二有源区上的具有第一类型导电性的下源/漏区、在下源/漏区上的源/漏区间绝缘层、以及在源/漏区间绝缘层上并具有第二类型导电性的上源/漏区。第一结构包括第一下杂质区和第一上杂质区。第二结构包括具有第一类型导电性的第二下杂质区、杂质区间绝缘层、以及具有第二类型导电性的第二上杂质区。第三结构包括具有第二类型导电性的第三下杂质区和第三上杂质区，第三上杂质区的杂质浓度高于第三下杂质区的杂质浓度。
半导体器件

[发明专利]半导体器件及其制造方法-CN201410331005.2有效
发明人：徐在禹;丁健钰;金珉修;韩相信;姜主贤;赵郁来 -专利权人：三星电子株式会社
申请日： 2014-07-11 - 公布日： 2018-05-29 - 主分类号： H01L23/52 文献下载
摘要：该半导体器件包括：第一源电极，其配置为将第一功率轨连接至第一杂质区，所述第一功率轨结合至第一电压源；第二源电极，其配置为将第二功率轨连接至第二杂质区，所述第二功率轨结合至第二电压源，第一电压源和第二电压源不同；栅电极，其位于第一杂质区和第二杂质区上；第一漏电极，其位于第一杂质区上；第二漏电极，其位于第二杂质区上；以及互连线，其连接至第一漏电极和第二漏电极，所述互连线形成至少一个闭环。
杂质区半导体器件电压源功率轨漏电极互连线源电极闭环栅电极配置制造

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条